

面向 Cell 宽带引擎架构的异构多核访存技术

冯国富, 董小社, 丁彦飞, 王旭昊

(西安交通大学计算机科学与技术系, 710049, 西安)

摘要: 针对 Cell 宽带引擎架构(CBEA)多核高性能处理器要求软件显式地对分层存储结构进行管理,带来架构的可编程性及性能等问题,提出了一种基于 CBEA 的异构多核访存技术.将 CBEA 访存分为批量访存和按需访存;通过合理部署数据缓冲区来减小批量访存计算中的片内访存开销,利用支持粗粒度访问的软件管理 cache 及数据预取来降低按需访存的片外访存开销;以访存接口库的方式来改善软件的可编程性.实验结果表明,所提技术的访存接口库在批量访存方式下的性能比 ALF 和 CellSs 提高了 30%~50%,按需访存中软件管理 cache 性能比 CBE 软件开发工具包提高了 20%~30%,4 路数据预取访存比单路缓存的性能提高约 50%.

关键词: 异构多核;访存技术;分层存储结构;Cell 宽带引擎架构

中图分类号: TP393 **文献标志码:** A **文章编号:** 0253-987X(2009)02-0001-05

A Memory Access Technology of Heterogeneous Multi-Core System Based on Cell Broadband Engine Architecture

FENG Guofu, DONG Xiaoshe, DING Yanfei, WANG Xuhao

(Department of Computer Science and Technology, Xi'an Jiaotong University, Xi'an 710049, China)

Abstract: A memory access technology is proposed to solve the problems of programming and performance caused by explicit management for multi-level memory hierarchies of Cell broadband engine architecture (CBEA). The access to main memory on CBEA is classified into two major types: bulk data transfer and on-demand data transfer. For bulk data transfer, the overhead of on-chip memory access is reduced by proper organization of data buffer. Meanwhile, a software-managed cache supporting coarse-grained access and data pre-fetch are adopted to enhance the performance of on-demand off-chip data transfer. In order to facilitate programming, a memory access library based on the proposed methods is implemented. Experimental results show that the performance of applications based on the proposed bulk data transfer technology is about 30%-50% higher than that of applications based on ALF and CellSs. For on-demand data transfer, the proposed software-managed cache performs about 20%-30% better than that of CBE SDK does, and the data prefetch technology based on four-buffer gets about 50% performance increase compared to single-buffer cache.

Keywords: heterogeneous multi-core; memory access technology; multi-level memory hierarchy; Cell broadband engine architecture

目前,多核及异构多核已成为流行架构,基于 Cell 宽带引擎架构(CBEA)的 Cell 处理器^[1]提供了很高的理论计算峰值,但 Cell 要求显式地管理其多

层次的存储结构,这给应用开发和移植带来了不便.

基于 Cell 的编程模型,如 ALF、MPI Micro-task^[2]及 CellSs^[3]等,一般是直接将整个计算子任

务置于计算核的本地存储器,以提高计算性能.这些编程模型的计算任务受限于本地存储容量,另外ALF还与传统开发模型有较大的差别,不便于应用的开发和移植.

由于科学计算的可扩展性,所以支持不受限的可访内存空间更符合人类的思维与编程习惯.但是,在异构多核架构中,协处理单元对大容量的主存层次的访问要通过直接存储器访问(DMA),易用性和性能均受到限制.软件管理 cache 从用户和软件角度扩展了对主内存的访问,IBM 公司的软件开发工具包 CBE SDK 及参考文献[4]的技术均支持该项技术,但访存效率不高.

本文针对 CBEA 分层存储结构,将访存分为批量访存和按需访存两种模式,分析了其特性及工程科学计算的访存特征,并通过数据缓冲区的合理组织、数据预取和支持粗粒度访问的软件管理 cache,达到对主存的高效访问,实现了相应的 CBEA 访存接口库.

1 Cell 硬件架构

Cell 处理器内置 1 个主处理单元(PPE)和 8 个协处理单元(SPE),它们通过片内单元内连总线(EIB)与主存和 IO 相连. Cell 处理器的计算能力主要来自 SPE,其存储系统由寄存文件(Register File)、片上 SPE 本地存储(SRAM)和片外存储(DRAM)组成. SPE 没有硬件 cache,每个 SPE 由 256 kB 的可直接寻址的本地存储(LS)和支持单指令多数据流(SIMD)的矢量计算引擎(SPU)组成. SPU 只能直接访问 LS 中的数据和代码,当 SPE 上运行的代码和数据量超过 256 kB 时,数据和代码则需要借助 DMA 操作从片外主存中获取.

2 Cell 访存

2.1 访存分类

如果计算任务代码大小相对固定并可忽略,那么根据计算任务的访存范围,可将计算任务划分为访存范围小于 LS、大于 LS 及访存范围不可确定的非规则访存 3 种情况. 当访存范围小于 LS 时,可以使用批量访存(bule data transfer)完成数据传输,即在计算前将访存范围内数据成批地由主存移动到 LS 的数据缓冲区中,在计算完成后再成批写入主存. 批量访存可充分利用架构提供的高带宽,同时计算过程因无需考虑数据传输而充分发挥 SPU 的计算效率,整体性能表现出色. 但是,这种访存要求应

用数据易分割,并提供相关分割信息,对应用程序编写和移植要求较高.

当访存范围大于 LS 或不可确定时,若将代码和数据按批量访存模式置入 LS 可能会导致任务崩溃. 对于这两种情况,只能在计算任务中通过 DMA 操作按需将数据写入 LS 中较小的数据缓冲区内并加以使用. 本文将根据计算需要访问主存的方式定义为按需访存.

按需访存对计算任务访问的数据区域不做限制,对应用数据分割要求不高,易于应用程序编写和移植. 这种访存虽然使用了软件管理 cache 或类似方法来提高数据复用率,但在每次使用数据前需检查数据是否在 LS 之中,所以仍存在可编程性和效率不高等问题.

本文根据 LS 容量与计算任务对 LS 的需求,将 CBEA 下的访存分为批量访存和按需访存,批量访存用于计算子任务代码及其访存范围之和小于 LS 容量时的情况,按需访存用于计算子任务代码及其访存范围之和大于 LS 容量或为不确定时的情况.

2.2 不同访存模式的性能差异及原因分析

在单个 SPE 上,本文以批量访存、按需访存执行分块矩阵乘法 $C=A \times B$ 为例,来分析两种访存方式的性能差异,其中 A, B 均为 512×512 的单精度浮点矩阵. 通过调整分块大小来模拟具有不同访存范围的计算任务,当分块为 32×32 时, A, B, C 的 3 个分块分别占用了 $32 \times 32 \times 4 B = 4\ 096 B$ 存储空间,3 个分块可以全部载入 LS; 当分块为 256×256 时, A, B, C 的 3 个分块分别占用了 $262\ 114 B$ 本地存储空间,且每个分块均大于 LS 容量.

使用 ALF 和 CellSs 基于批量访存实现了 512×512 矩阵乘法,其执行时间如表 1 所示. 使用 CBE SDK 软件管理 cache 模拟单缓冲区按需访存,实现了分块为 32×32 和 256×256 的 512×512 矩阵乘法,在 2 种分块情况下每个矩阵的 cache 行分别为 8 192 B 和 12 288 B,执行时间见表 1.

表 1 分块 512×512 矩阵乘法的执行时间比较

分块	执行时间/s		
	ALF	CellSs	单缓冲区按需访存
32×32	1. 13	1. 64	4. 93
256×256	—	—	19. 49


由表 1 知:对于同样规模的计算任务,批量访存性能最好;小数据的按需访存次之,执行时间大约为批量访存的 4 倍左右;大数据的按需访存最差,执行

时间远大于批量访存. 性能下降的主要原因是缓冲区管理开销及 DMA 操作引入的通信迟延,前者来自处理器片内访存,后者主要与 SPE 访问片外主存相关.

2.3 SPE 片内访存性能及片内缓冲区管理分析

2.3.1 批量访存 数据使用前,计算任务由访问点 A_r 移动到 LS 的数据缓冲区中,并在数据使用点 U 直接使用缓冲区中的数据;数据使用后,再在访问点 A_w 将脏数据写回主存. 在批量访存中,影响性能的主要因素是数据缓冲区的引用,而数据缓冲区的位置对性能的影响并不大.

如图 1a 所示,当 A_r 和 A_w 在计算核心函数的外部时,数据缓冲区指针通过过程间调用传递给计算核心函数. 由于编译器对指针的处理是非常谨慎的,所以计算任务在编译时通常无法进行深度优化. 如图 1b 所示,若将 A_r 和 A_w 植入计算核心函数的内部,此时通过过程参数传递的是主存指针. SPU 不能直接访问主存,对编译器而言主存地址仅是长整型数,而不再是一个地址指针,从而打消了编译器优化时的一些限制,可以显著提高访存性能.



(a)数据访问点外置 (b)数据访问点植入
图 1 批量访存缓冲区引用

表 2 是以 512×512 分块矩阵乘法为例的缓冲区引用对访存的影响. 由表 2 可知,数据访问点的植入可使编译器充分发挥优化作用,使基于批量访存的计算性能提高约 45%.


表 2 数据缓冲区引用对批量访存的影响

分块大小	执行时间/s	
	植入数据访问点	数据访问点外置
32×32	0.64	1.11
64×64	0.59	1.03
128×128	0.56	1.02


2.3.2 按需访存 数据缓冲区及其管理数据在 LS 中的位置和组织方式变成性能敏感因素. 以 512×512 分块矩阵乘法,分块为 32×32 为例,来模拟访存范围不可确定但实际小于 LS 情况的按需访存. 如图 2a 所示,当数据缓冲区小于访存范围 ($4\,096\text{ B}$),即数据缓冲区 $<$ 访存范围 $<$ LS 容量时,使用全局结构的组织方式性能较好;当数据缓冲区大于访存范围,即访存范围 $<$ 数据缓冲区 $<$ LS 容量时,局部定义的分立变量性能较全局数据结构体可提高 45%左右.

如图 2b 所示,当实际访存范围大于 LS 时,如分块大小为 256×256 ,即数据缓冲区 $<$ LS 容量 $<$ 访存范围,使用全局结构体的性能总是优于局部分立变量的组织方式.

由以上实验及分析可以总结得出:对于缓冲区及其管理数据,当数据缓冲区小于访存范围时,由于要经过多次的 DMA 操作,所以全局结构体定义要优于局部分立变量定义;当访存范围小于数据缓冲区时,计算只需要进行较少的 DMA 操作,开销主要为 cache 的 lookup 操作,此时局部分立变量定义要优于全局结构体定义.



(a)小范围访存 32×32 分块矩阵乘法



(b)大范围访存 256×256 分块矩阵乘法

图 2 按需访存中数据缓冲区间对性能的影响

2.4 SPE 访问片外主存及优化技术

2.4.1 多路数据预取 多路数据预取技术通过异步 DMA 操作将计算与通信重叠来隐藏访存延迟,相对于组相联 cache,数据预取仅占用了少量的 LS 空间. 在缓冲区命中率不高的情况下,数据预取效果明显,但其需要程序员提供数据访问规则及数据界限信息. 在原本缓冲区命中率高的应用中,由于需要额外的管理开销,数据预取反而会引起性能恶化.




图 4 批量访存实验结果






图 6 Gromacs kernel 测试

区预取及组相联 cache 的实验结果如图 5b 所示. 由图可知,基于本文方法在 4 路数据缓冲区预取下的执行时间仅为 CBE SDK 单缓冲区的 40%~60%左右. 在组相联 cache 中,本文方法的执行时间为 CBE SDK 的 60%~70%左右.



(a)小范围访存 32×32 分块



(b)大范围访存 256×256 分块

图 5 按需访存实验结果

4.2 实际应用测试

以 Gromacs Benchmark d. poly 运行 kernel 010 及 Benchmark d. villin 运行 kernel 112 各 1 000 步的执行时间为例进行了测试,结果如图 6 所示. 可见,基于本文按需访存库的执行时间约为 CBE SDK cache 的 80%. 若针对不同数组的访问模式使用不同的库调用,如小数组采用批量访存进行手工细分优化,则执行时间可进一步优化到 CBE SDK 执行时间的 30%左右.

5 结束语

本文基于 CBEA,将访存分类为批量访存和按需访存,通过合理地组织数据缓冲区、数据预取,利用支持粗粒度访问软件管理 cache,可达到对主存的高效访问,并实现相应的 CBEA 访存接口库. 实验结果表明,在两种访存模式下,本文提出的访存技术性能显著超过当前其他相关技术.

参考文献:

[1] GSCHWIND M. Chip multiprocessing and the cell broadband engine [C]//Proceedings of ACM Computing Frontiers. New York, USA: ACM Press, 2006: 1-8.

[2] OHARA M,INOUE H,SOHDA Y, et al. MPI micro-task for programming the cell broadband engine processor [J]. IBM Systems Journal, 2006, 45(1): 85-102.

[3] BELLENS P, PEREZ J M, BADIA R M, et al. CellSs: a programming model for the cell BE architecture [C]//Proceedings of the ACM/IEEE SC 2006 Conference on High Performance Networking and Computing. New York, USA: ACM Press,2006:86.

[4] EICHENBERGER A E, O'BRIEN J K, O'BRIEN K M, et al. Using advanced compiler technology to exploit the performance of the cell broadband engine [trademark] architecture [J]. IBM Systems Journal, 2006, 45(1): 59-84.

[5] VAN DER SPOEL D, LINDABL E, HESS B, et al. Gromacs: fast, flexible, and free [J]. Journal of Computational Chemistry, 2005,26(16):1701-1718.

(编辑 苗凌)